Searching PAJ

第1頁,共1頁

PATENT ABSTRACTS OF JAPAN

Cite No 14

(11)Publication number:

04-000906

(43) Date of publication of application: 06.01.1992

(51)Int.Cl.

H03G 3/12

H01C 13/00

(21)Application number: 02-100491

(71)Applicant : NEC CORP

(22) Date of filing:


18.04.1990

(72)Inventor: INAMI DAIJIRO

(54) VARIABLE RESISTOR

(57) Abstract:

PURPOSE: To ignore non-linear distortion caused by a semiconductor switch element by constituting the variable resistor so that the ON resistance of the semiconductor switch element for switching resistance value can be ignored by the operation of an optional amplifier. CONSTITUTION: Resistance elements 2, 3 and 4 of a resistor 5 are serially connected, and the other terminal of the resistor 5 is connected to an input terminal 1. Among connecting points (c), (d) and (e) of the resistance elements 2, 3 and 4, the (c) and (d) are intermediate taps. Respectively for elements 6, 7 and 8 of a semiconductor switch 9, one terminal is parallelly connected to the connecting points (c), (d) and (e) of the resistance elements, and a lot of terminals are entirely connected to an output terminal (f) of an operational amplifier 14. By combining and applying switch control signals to control terminals 21, 22 and 23 which control the ON/OFF of semiconductor switches 9 and 13, a resistance value between input terminals 1 and 15 can be made freely variable.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

⑩日本 幽特 許 庁(JP)

⑪特許出願公開

◎公開特許公報(A)

平4-906

@Int. Cl. 5

識別配号

厅内整理番号

砂公開 平成4年(1992)1月6日

H 03 G 3/12 H 01 C 13/00

A K 7239-5 J 6781-5E

審査請求 米請求 請求項の数 3 (全5頁)

母発明の名称

创出

可変抵抗器

愛出 競 平2(1990)4月18日

创発明 者 并被 大二郎

東京都港区芝5丁目7番1号 日本電気株式会社内

日本電気株式会社 東京都港区芝5丁目7番1号

四代 理 人 并理士 岩佐 教奉

明福等

1. 強明の名称

。可夾抵抗器

2. 特許請求の範囲

(1) 複数の抵抗素子を直列に接続し、少なくと も1個の中間タップを有する抵抗器と、抵抗器の 各中間タップと抵抗器の一端の接続点に並列に接 続する半導体スイッチ業子を複数有する半導体ス イッチとを備え、半導体スイッチにおける半導体 スイッチ素子のオン、オフ状態を組み合わせて制 御することにより、抵抗値を可変する可変抵抗器 であって、

前記率海体スイッチと並列に閉ループに接続することにより、前記半導体スイッチに超固する非線型流を小さくする資準増報器を有することを特徴とする可変抵抗器。

(2) 第1の入力端子と、複数の抵抗素子を直列 に接続して、少なくとも1個の中間タップを有し、 第1の入力端子と一端を接続する抵抗器と、両端 に端子を有する半導体スイッチ素子を複数有し、

出力縮子と反転及び非反転の入力端子を有し、 反転入力端子を第2の半導体スイッチにおける全 ての半導体スイッチ案子の他端と接続し、出力縮 子を第1の半導体スイッチにおける全ての半導体 スイッチ素子の他端と機能し、非反転入力縮子を 第2の入力端子に接続する強準増福器とを備え、 半導体スイッチに超図する非線型節を小さくする ことを特徴とする可要抵抗器。

(3) 請求項第2配載の可変抵抗器において、

To: USPTO

新期平4-906(2)

漢算増幅器の非反転入力端子と接続する第2の 人力端子を接地したことを特徴とする可度抵抗器。 3、発明の群糊な説明

(理禁止の利用分野)

本発明は、抵抗値が可変できる可変抵抗器に関し、特に平原体無積装置上に製造され、半導体スイッチ素子のオン、オフの組み合わせにより抵抗値を可変する可変抵抗器に関するものである。

(従来の技術)

従来の半導体整複数置上に製造される可変抵抗 器は、銀4回及び第5回で示すような"並列型" 及び"直列型"では、抵抗業子51~53と、年 単体スイッチ走子54~56とから成り、各々の抵抗 電子51~53と半導体スイッチ業子54~56とが各々 一緒で立列に接続され、半導体スイッチ業子54~ 入力端子50に接続され、半導体スイッチ業子54~ 56の胎論は、全て入力端子60に接続されていた。 また各々のスイッチをスイッチ期間信号で制備す るスイッチ制御端子51~59が半導体スイッチ電子 54~56の各々のスイッチに設けられていた。

一方、第6回の"直列型"では、抵抗素子51~53と、半導体スイッチ薬子54~56とから成り、抵抗素子51~53を直列に接続して直列接続した一端を入力端子50、他端を入力端子60に接続し、抵抗素子51~59の各々の抵抗素子に並列に半導体スイッチ案子54~56を接続していた。また各々のスイッチをスイッチ制御信号で制御するスイッチ制御端子54~59が半導体スイッチ業子54~56の各々のスイッチに設けられていた。

第4 図及び第5 図の半導体スイッチ素子は、スイッチ制御信子57~59に"ハイレベル"のスイッチ制御信子57~59に"ハイレベル"のスイッチ間のときには、各半導体スイッチ素子54~56が比較的小さなオン抵抗値 R. ... R. ... (図示していない)を有する。またスイッチ制御備予に"ローレベル"のスイッチ制御信号を与えると流断状態となり、この状態のときは抵抗値が無限大とする。従って、スイッチ制御偏子57~58にスイッチ票の対して、スイッチ制御偏子57~58にスイッチ票子54~56のオー

ン、オフを組み合わせることにより入力を予めて 入力媒子GB間の抵抗磁を可変にすることができる。 (発明が解決しようとする課題)

位って従来の可変抵抗器では、入力端子50と入 力端子60の間の抵抗値が半導体スイッチ素子のオン抵抗力。。 R s 6、 R s e に依存するため、半導体 スイッチ素子の非線型距の影響を受ける欠点がある。

本発明の目的は、このような欠点を解例し、半 連体スイッチ素子の非線型面の影響を受けない低 点の可要抵抗器を提供することにある。

(課題を解決するための手段)

本発明は、複数の抵抗素子を直列に接続し、少なくとも1個の中間タップを有する抵抗器と、抵抗器の一端の接続点に並列に接続する半準体スイッチ素子を複数有する半準体スイッチとを構え、半線体スイッチにおける半線体スイッチとを構え、半線体スイッチにおけるといるがあることにより、抵抗値を可変する可変抵抗器であって、

前記単導体スイッチと並列に関ループに接続することにより、前記半導体スイッチに超関する非 線型道を小さくする演算増幅器を打することを特 限とする。

また本発明は、第1の入力端子と、複数の知識を 変子を相し、少なくとも1個の中でを 変子を相し、第1の入力論をといる。 変に 第1の入力に 変子を相し、 変に 第4の中間タンプを 変に 第4の中間タンプを 変に 数が、 変数に あい、 変数に 数が、 変数に あい、 をあい、 変数に かい、 変数に かい、 変数に かい、 をあい、 を、 をあい、 を、 をあい、 を、

出力端子と反転及び非反転の入力端子を有し、

及転入力端子を第2の半導体スイッチにおける全 での半導体スイッチ素子の他端と接続し、出力端 子を第1の半導体スイッチにおける全ての半導体 スイッチ素子の他端と接続し、非反転入力端子を 第2の入力端子に接続する演算増格器とを備え、 半導体スイッチに起因する非線型姿を小さくする ことを特徴とする。

製に本発明は、演算増幅器の非反転入力端子と 接続する第2の入力端子を接地したことを特徴と する。

(实施例)

次に、本発明の実施例について図面を参照して 説明する。

第1回は、本発明の一実施例を示す回路図であ、る。

この可定抵抗器は、抵抗器 5 と、第 1 及び解 2 の 2 個の単導体スイッチ 9 , 13 と、資算増幅器 14 とから成る。抵抗器 5 は、3 個の抵抗素子 2 , 3 , 4 を傾え、半導体スイッチ 9 は、3 個の半導体スイッチ 8 を傾え、半導体スイッチ 13

は、入力端子15に接続されている。

半海体スイッチ 9.13のオン、オツを制御する 期鉄端子21,22,23にスイッチ制御信号を組み合わせて与えることにより、半球体スイッチ素子 6 ~8及び半導体スイッチ素子 10~12かオンとなり、 入力端子 1 と入力端子 15の間の抵抗値を自由に可 変することができる。半導体スイッチ素子 6~8 及び半導体スイッチ素子 10~12のオン状態のとき、 各半導体スイッチ素子が有する非線製造を小さく するのが資体増弱 14である。

第2回及び第3回は、この実施例の動作を説明するための等価回路を示した図である。第2回向の抵抗日。Riaは、半導体スイッチ素子を及び半導体スイッチ素子が20がオン状態のときのオン延抗の抵抗値であり。第3回回のRa、Ribは、半線体スイッチ素子B及び半導体スイッチ素子12がオン状態のときのオン抵抗の抵抗値である。また、低抗素子2~4の抵抗値がRa、Ra、Ra、である。

次に、この実施例の動作について脱明する。半 媒体スイッチョ、13の制御編子21~23に与えるス 特別平4-906(3)

は、3個の半導体スイッチ素子10、11、12を備え ている。

抵抗器5の抵抗器子2、3、4は直列に接続され、抵抗器5の舶端は入力端子1に接続されている。また抵抗器子2、3、4の接続点で、d、e(抵抗器5の一端)の内、c、dが中間タップとなっている。

半部体スイッチ9の半導体スイッチ第子6.7.8は、各々の一端が低抗紫子の接続点で、d.e に並列に接続され、他端は全て資本増積314の出力端子「に接続されている。同様に半導体スイッチ素子10.15.12は、各々の一端が抵抗素子の接続点で、d.eに並列に接続され、他端は全て資本増弱314の反転入力端子8に接続されている。またスイッチ制御端子21には、半導体スイッチ素子6,10を制御する制御線が接続され、開御端子22には、半導体スイッチ素子6,10を制御する制御線が接続され、開御端子23には、半導体スイッチ素子8,12を副御する制御線が接続されている。後年増報器14の非反転入力端子1

イッチ制御信号が"ハイレベル"のとき、半線体スイッチ9、13が認道状態となるものとする。また演算増額の利得は充分高くA>」とし、入力縮子15を接地して入力端子1から見た無抗値について考える。

最初に、制御鑑子21のスイッテ制御信号が「ハイレベル」の場合、半導体スイッチ素子 6、10がメン状態となるため、半導体スイッチ素子 6、10がメン状態となるため、半導体スイッチ素子 6、平準体スイッチ素子 10、 度質増幅 314の間ループが構成され、 第2回側で示すような特価 20 路子 8 及び出力 20 日本 2

特別平4-906(4)

抵抗値は、能2関的で示したものと等価となり、 抵抗値はR。となる。

次に、制御端子21、22のスイッチ制御信号が "ローレベル" 、制御端子23の制御信号が "ハイ レベル"の場合、半導体スイッチ素子9,12のみ オン状態となり、半導体スイッチ素子 6.10.7. | 11がオフ状態となるため、毎番頭路は第3回倒と なる。すなわち、演算増報器14の反転入力電子 8 及び出力端子(との間に半導体スイッチ案子 8. . 12によるオン抵抗R。Riaが接続されて半媒体ス イッチ對子8、半導体スイッチ案子12、半導体ス、 イッチはの阴ループが構成される。またオン抵抗 R. R. O中國点 c には、抵抗素子2, 3, 4か **渡列に接続されている。上述した様に、オン抵抗** 抵抗素子2、3、4の抵抗額R1,R1,R4。と比較 して充分に小さく無視できる。従って、入力端子 1. 15間の抵抗値は、第3間向で示したものと等 低となり、抵抗値はR。ナR。ナR。となる。

以上既明したように資連増報器の開ループを構

成することにより、半線体スイッチ素子がオン状態となったときのオン抵抗による影響を排除する ことができる。

(発明の効果)

以上観明したように、本発明の可数抵抗器は、 抵抗値切換用である半部体スイッチ案子のオン抵 抗が、演算増幅器の動作により無視できる構成と なっているため、半部体スイッチ素子に超因する 非線型距が無視できる程小さくなるという効果が ある。

4. 図面の簡単な説明

第1額は、本処明の一実施料を示す倒路図、 第2額及び第3回は、第1関の半導体スイッチ 素子が遵循状態のときの等価質路を示す図。

第4 関及び第5 関は、従来の技術の一例を示す 経路図である。

2~4 · · · 抵抗素子

9、13・・・ 半導体スイッチ

代理人 弁理士 岩 佐 褒 帝

